Ajankohtaista

Väitös: 17.6. Uutta tietoa vaihelukituista piireistä (Aleksandrov)

Alkamisaika: perjantai 17. kesäkuuta 2016, 10.00

Päättymisaika: perjantai 17. kesäkuuta 2016, 13.00

Paikka: Mattilanniemi, Agora, Alfa

Konstantin Aleksandrov kuva: Sergei Smaliuzhak
M.Sc. Konstantin Aleksandrovin tietotekniikan väitöskirjan "Phase-locked loops with active proportionally-integrating filter: the lock-in range computation" tarkastustilaisuus. Vastaväittäjänä professori Sergey Abramovich  (The State University of New York, USA) ja kustoksena Junior visiting professor Nikolay Kuznetsov (Jyväskylän yliopisto). Väitöstilaisuus on englanninkielinen.

Väitöskirjassa tutkitaan vaihelukittujen piirien synkronoitumisominaisuuksia. Vaihelukittuja piirejä (PLL) sovelletaan mm. radio- ja tietoliikennejärjestelmissä, GPS-paikannuksessa ja tietokonearkkitehtuureissa. Näiden sovellusten takia piirien ominaisuuksia tutkitaan ja kehitetään aktiivisesti ja vastikään on pystytty määrittelemään täsmällisesti PLL-piirin synkronoitumisikkuna eli toiminta-alue, jossa piiri synkronoituu ilman vaihevirhettä.

Aleksandrov tutki työssään aktiivisuodatettujen PLL-piirien synkronoitumista soveltaen tuoretta synkronoitumisikkunan määritelmää. Hän johti aiempaa tarkempia analyyttisiä arvioita piirien virheettömän toiminnan alueelle. Johdetut arviot validoitiin käyttämällä numeerisia simulaatioita.

Tuloksia voidaan soveltaa PLL-piirien suunnittelussa entistä luotettavimmiksi.

Lisätietoja:
Konstantin Aleksandrov, konstantin.239.alexandrov@gmail.com
Viestintäharjoittelija Petra Toivanen, puh. 0408053638, tiedotus@jyu.fi

Aleksandrov valmistui maisteriksi Pietarin valtionyliopistosta vuonna 2013 pääaineenaan sovellettu matematiikka ja tietotekniikka. Hän on työskennellyt ohjelmistokehittäjänä muun muassa Motorolalla ja EMC:llä.

Julkaistu sarjassa Jyväskylä studies in computing numerona 239, 38 s. (+sisällytetyt artikkelit), Jyväskylä 2016, ISBN 978-951-39-6687-4 (nid.) ISBN 978-951-39-6688-1 (PDF). Luettavissa JYX-arkistossa: http://urn.fi/URN:ISBN:978-951-39-6688-1

Abstract

The present work is devoted to the study of the lock-in range of phase-locked loop (PLL). The PLL concept was originally described by H. de Bellescize in 1932. Nowadays various modifications of PLL are widely used in radio systems (e.g., AM/FM radio, software-defined radio), telecommunication systems (e.g., GSM, CDMA), global positioning systems (GPS), computer architectures, and other domains. PLL is of great current interest due to continued increase of its possible applications (optical PLLs, neuronal PLLs, and others). PLL operating principle is to adjust the phase of a local (tunable) oscillator to the phase of a reference oscillator. The lock-in range concept, which was introduced in 1960’s by IEEE Fellow F. M. Gardner, is used to describe fast synchronization of oscillators without cycle-slipping – the undesired growth of phase
difference. However, in the second edition of the fundamental handbook “Phaselock Techniques”, which was published in 1979, F. M. Gardner remarked that the suggested definition of the lock-in range may lack rigor in general case. Despite this fact, the lock-in range is a useful concept and is used in many PLL applications. Thus, the problem of rigorous lock-in range definition, which was stated
in 1979 by F. M. Gardner, and the lock-in range computation according to its rigorous definition have important applied relevance.
In the present work, the lock-in range of nonlinear PLL model is studied according to a recently suggested rigorous mathematical definition. We pay our attention to the nonlinear PLL model with active proportionally-integrating (PI) filter in the signal’s phase space. The relation for the lock-in range computation is presented. For the case of sinusoidal characteristics of phase detector the analytical estimates of the lock-in range are derived. The estimates we have obtained improve the known estimates of the lock-in range of PLL with active PI filter. For the case of triangular characteristics of phase detector the exact formulae of the lock-in range are obtained. The numerical simulations performed are to confirm the adequacy of the obtained results.

Keywords: phase-locked loop, signal’s phase space, active PI, lock-in range, cycle slipping

Lisätietoja

Konstantin Aleksandrov
konstantin.239.alexandrov@gmail.com
kuuluu seuraaviin kategorioihin: